### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

### (11)特許出顧公開番号

# 特開平7-235193

(43)公開日 平成7年(1995)9月5日


(51) Int.Cl. <sup>6</sup> G11C 16/06	識別記号 庁	内整理番号	FΙ			技術表示箇所
29/00	303 B 68	366-51.				
HOIL 29/78	000 B w	,				
110 1 12 120,10			G11C	17/ 00	510 F	
			0.10	, 00	309 E	
		審査請求	未請求 請求	頁の数7 01	、(全 15 頁)	最終頁に続く
(21)出願番号	<b>特願平6-198841</b>	,	(71)出願人	000003078		
			ļ	株式会社東	ž į	
(22)出顧日	平成6年(1994)8月23	日		神奈川県川川	椅市幸区堀川町7	72番地
	,		(72)発明者	作井 康司		
(31)優先権主張番号	特顧平5-354215		1	神奈川県川	商市幸区小向東	芝町1番地 株
(32)優先日	平5(1993)12月28日			式会社東芝	研究開発センタ	一内
(33)優先権主張国	日本 (JP)		(72)発明者	中村 寛		
				神奈川県川岬	商市幸区小向東	芝町1番地 株
				式会社東芝	研究開発センタ・	一内
	•		(72)発明者	田中 智晴		
			j	神奈川県川川	商市幸区小向東	芝町1番地 株
			[	式会社東芝	研究開発センタ・	~内
			(74)代理人	弁理士 鈴	I. 武彦	
					•	品数百に続く

### (54) 【発明の名称】 半導体記憶装置

#### (57)【要約】

【目的】 1ページ分のデータを複数本の制御ゲートに同時コピー可能とした半導体記憶装置を提供すること。

【構成】 複数本のビット線BLと複数本のワード線WLとの交差部に配設されたメモリセルMCと、ワード線WLにより選択されたメモリセルMCにビット線BLを介してデータを書き込むデータラッチ回路DLと、ワード線WLを選択するためのアドレスを一時記憶するアドレスデータラッチ回路ALとを備えた半導体記憶装置において、データラッチ回路DLに記憶されたデータをビット線BLを介してメモリセルMCに書き込む際の特殊モードとして、アドレスデータラッチ回路ALに記憶されたアドレスに応じて少なくとも2本のワード線WLを選択し、該選択したワード線WLに接続されたメモリセルMCに、データラッチ回路DLに記憶されたデータを同時に書き込むモードを有することを特徴とする。



#### 【特許請求の範囲】

【請求項1】複数本のピット線と、これらのピット線と交差して配設された複数本のワード線と、前記ピット線とワード線との交差位置にそれぞれ配置されワード線により駆動されてピット線との間でデータのやり取りを行うメモリセルと、前記ワード線により選択されたメモリセルに前記ピット線を介して書き込むデータを記憶するアルに前記ピット線を含むアータラッチ回路と、前記ワード線を選択するためのアドレスを一時記憶するアドレスデータラッチ回路とを備えた半導体記憶装置であって、

前記データラッチ回路に記憶されたデータを前記ピット 線を介して前記メモリセルに書き込む際のモードとし て

前記アドレスデータラッチ回路に記憶されたアドレスに 応じて1本のワード線を選択し、該選択したワード線に 接続されたメモリセルに、前記データラッチ回路に記憶 されたデータを書き込む通常モードと、

前記アドレスデータラッチ回路に記憶されたアドレスに 応じて少なくとも2本のワード線を選択し、該選択した ワード線に接続されたメモリセルに、前記データラッチ 20 回路に記憶されたデータを同時に書き込む特殊モードと を有することを特徴とする半導体記憶装置。

【請求項2】複数本のビット線と、これらのビット線と交差して配設された複数本の制御ゲート線と、これらの制御ゲート線により駆動されるメモリセルを複数個直列接続してなりその一端が前配ビット線に接続されたNANDセルと、前配制御ゲート線により駆動されたメモリセルに前配ビット線を介して書き込むデータを記憶するデータラッチ回路と、同一NAND列の制御ゲート線を順次駆動する選択ゲートドライバと、前配NAND列を30選択するためのアドレスを一時記憶するブロックアドレスデータラッチ回路とを具備した半導体記憶装置であって、

前記データラッチ回路に記憶されたデータを前記ピット ,線を介して前記NANDセルに書き込む際のモードとして、

前記プロックアドレスデータラッチ回路に記憶されたプロックアドレスに応じて1つの選択ゲートドライバを選択し、該選択したゲートドライバにより制御ゲート線が駆動されるNANDセルに、前記データラッチ回路に記 40 憶されたデータを書き込む通常モードと、

前記プロックアドレスデータラッチ回路に記憶されたプロックアドレスに応じて少なくとも2つの選択ゲートドライバを選択し、該選択したゲートドライバにより制御ゲート線が駆動されるNANDセルに、前記データラッチ回路に記憶されたデータを同時に書き込む特殊モードとを有することを特徴とする半導体記憶装置。

【請求項3】複数本のビット線と、これらのビット線と 交差して配設された複数本の制御ゲート線と、これらの 制御ゲート線により駆動されるメモリセルを複数個並列 50 接続してなりその一端が前記ピット線に接続されたANDセル若しくはDINORセルと、前記制御ゲート線により駆動されたメモリセルに前記ピット線を介して書き込むデータを記憶するデータラッチ回路と、同一AND列若しくはDINOR列の制御ゲート線を順次駆動する選択ゲートドライバと、前記AND列若しくはDINOR列を選択するためのアドレスを一時記憶するプロックアドレスデータラッチ回路とを具備した半導体記憶装置であって、

10 前記データラッチ回路に記憶されたデータを前記ピット 線を介して前記ANDセル若しくはDINORセルに書き込む際のモードとして、

前記プロックアドレスデータラッチ回路に記憶されたプロックアドレスに応じて1つの選択ゲートドライバを選択し、該選択したゲートドライバにより制御ゲート線が駆動されるANDセル若しくはDINORセルに、前記データラッチ回路に記憶されたデータを書き込む通常モードと、

前記プロックアドレスデータラッチ回路に記憶されたプロックアドレスに応じて少なくとも2つの選択ゲートドライバを選択し、該選択したゲートドライバにより制御ゲート線が駆動されるANDセル若しくはDI,NORセルに、前記データラッチ回路に記憶されたデータを同時に書き込む特殊モードとを有することを特徴とする半導体記憶装置。

【請求項4】複数本のビット線と、これらのビット線と交差して配設された複数本の制御ゲート線と、これらの制御ゲート線により駆動されるメモリセルを複数個直列接続してなりその一端が前記ビット線に接続されたNANDセルと、前記制御ゲート線により駆動されたメモリセルに前記ビット線を介して書き込むデータを記憶するデータラッチ回路と、同一NAND列の制御ゲート線を駆動する選択ゲートドライバとを具備した半導体記憶装置であって、

前記データラッチ回路に記憶されたデータを前記ピット 線を介して前記NANDセルに書き込む際に、

前記同一NAND列の制御ゲート線が任意に選択され、 前記選択された制御ゲート線により駆動される複数個の メモリセルに前記データラッチ回路に記憶されたデータ を同時に書き込むことを特徴とする半導体記憶装置。

【請求項5】複数本のビット線と、これらのビット線と交差して配設された複数本の制御ゲート線と、これらの制御ゲート線により駆動されるメモリセルを複数個直列接続してなりその一端が前配ビット線に接続されたNANDセルと、前配制御ゲート線により駆動されたメモリセルに前配ビット線を介して書き込むデータを配憶するデータラッチ回路と、同一NAND列の制御ゲート線を駆動する選択ゲートドライバと、前配NAND列を選択するためのアドレスを一時記憶するブロックアドレスデータラッチ回路とを具備した半導体配憶装置であって、

前記データラッチ回路に記憶されたデータを前記ピット 線を介して前記NANDセルに書き込む際のモードとし τ.

前記プロックアドレスデータラッチ回路に記憶されたプ ロックアドレスに応じて1つの選択ゲートドライバを選 択し、該選択したゲートドライバにより制御ゲート線が 駆動されるNANDセルに、前記データラッチ回路に記 憶されたデータを書き込む通常モードと、

前記プロックアドレスデータラッチ回路に記憶されたプ ロックアドレスに応じて少なくとも2つの選択ゲートド 10 ライパを選択し、該選択したゲートドライバにより制御 ゲート線が駆動されるNANDセルに、前記データラッ チ回路に記憶されたデータを同時に書き込む特殊モード とを有し、

前記通常モードと特殊モードとの少なくとも一方におい て、前記同一NAND列の制御ゲート線を任意に選択す ることを特徴とする半導体記憶装置。

【請求項6】前記データラッチ回路は、前記ワード線又 は制御ゲート線により選択され、前配ピット線に読み出 されたメモリセルのデータを検出するビット線センスア 20 ンプの機能と、

前記データラッチ回路に記憶されたデータを前記ピット 線を介して前記メモリセルに書き込んだ後に、前記メモ リセルに所望のデータが十分に書き込まれた否かを確認 読み出しする回路の機能とを備えており、

前記データラッチ回路に記憶されたデータを前記ビット 線を介して、前記メモリセルに書き込む際に、前記アド レスデータラッチ回路に記憶されたアドレス又は前記プ ロックアドレスデータラッチ回路に記憶されたプロック アドレスに応じて選択された少なくとも2本以上の前記 ワード線又は制御ゲート線を、前記メモリセルに所望の データが十分に書き込まれたか否かを確認読み出しする 際に再度選択することを特徴とする請求項1~3のいず れかに記載の半導体記憶装置。

【請求項7】前記メモリセルは、半導体基板上に電荷蓄 積層と制御ゲートが積層形成され、電荷蓄積層と基板の 間の重荷の授受によりデータを配位する電気的書替え可 能な不揮発性メモリセルであることを特徴とする請求項 1~5のいずれかに記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係わ り、特に複数組のメモリセルに1頁分のデータを同時コ ピーする機能を備えた半導体配憶装置に関する。

【従来の技術】近年、コンピュータシステムの記憶装置 として、電気的に書き込み、消去が可能な不揮発性半導 体記憶装置 (EEPROM) が用いられている。このE EPROMの一つとして、高集積化に優れたNANDセ ル型EEPROMが知られている。これは、複数のメモ 50 電位Vm(例えば10V) を与える。また、ビット線に

リセルをそれらのソース、ドレインを隣接するもの同士 で共有する形で直列接続し、これら複数のメモリセルを 1単位としてピット線に接続するものである。

【0003】また、1992年IEDM (Internationa l Blectron Device Meeting, :国際電子デバイス会議) で大容量化をはかったNOR型EEPROMとして、日 立製作所から図11に示すAND型EEPROM (H.Ku me, 他、"A 1.28 μm² Contactless Nemory Cell Tech nology for a 3V-Only 64Mbit EEPRON," 1992 IEDM Tec b. Dig., pp991-993) の発表と、三菱電機から図12に示 すDINOR型EEPROM (H. Onoda, 他、"A novel C ell Structure suitablefor a 3 Volt Operation, Sect or Erase Plash Memory," 1992 IEDM Tech. Dig., pp599 -602) の発表がある。

【0004】これらのDINOR型EEPROMとAN D型EEPROMは、メモリセルを複数個並列接続した メモリセルユニットに対し、1つ若しくは2つの選択ゲ ートを設けて高集積化をはかっている。

【0005】前記メモリセルは通常、電荷蓄積層(浮遊 ゲート)と制御ゲートが積層されたFET-MOS構造 を有する。メモリセルアレイは、p型基板に集積形成さ れるか、p型基板に形成されたn型ウェル内のp型ウェ ル内に集積形成されるか、又はn型基板に形成されたp 型ウェル内に集積形成される。NANDセル型EEPR OMのドレイン側は選択ゲートを介してピット線に接続 され、ソース傾はやはり選択ゲートを介してソース線 (基準電位配線) に接続される。メモリセルの制御ゲー トは、行方向に連続的に接続されてワード線となる。

【0006】通常、同一ワード線につながるメモリセル の集合を1ページと呼び、1組のドレイン側及びソース 側の選択ゲートに挟まれたページの集合を1NANDプ ロック又は単に1プロックと呼ぶ。そして、この1プロ ックは独立に消去可能な最小単位となる。

【0007】NANDセル型EEPROMの動作は次の 通りである。但し、この動作はn型基板に形成されたp 型ウェル内にメモリセルアレイが集積形成されたものを 前提とする。データの消去は、1NANDプロック内の メモリセルに対して同時に行われる。即ち、選択された NANDプロックの全ての制御ゲートを基準電位Vssと 40 し、p型ウェル及びn型基板に高電圧Vpp(例えば20 V) を印加する。これにより、全てのメモリセルにおい て浮遊ゲートから基板に電子が放出され、しきい値は負 の方向にシフトする。通常、この状態を"1"状態と定 義する。また、チップ消去は全NANDプロックを選択 状態にすることによりなされる。

【0008】データの書き込み動作は、ビット線から最 も離された位置のメモリセルから順に行われる。NAN

Dプロック内の選択された制御ゲートには高電圧Vpp (例えば20V) を印加し、他の非選択ゲートには中間

20

はデータに応じて、Vss又はVmを与える。ピット線に Vssが与えられたとき ("0" 書き込み)、その電位は 選択メモリセルに伝達され、浮遊ゲートに電子注入が生 ずる。これにより、その選択メモリセルのしきい値は正 方向にシフトする。通常、この状態を"0"状態と定義 する。ビット線にVmが与えられた ("1" 書き込み) メモリセルには電子注入は起こらず、従ってしきい値は 変化せず負に留まる。

【0009】また、データの書き込み動作においては、 データラッチ回路に記憶されている1ページ分のデー 10 タ、例えば256パイトのデータを、ある制御ゲート線 が選択されると、その制御ゲート線に接続するメモリセ ルに一括に書き込むことができる。

【0010】ところで、NANDセル型EEPROMを 使用するユーザ側から見ると、メモリに記憶されたデー タの管理上、1組のページデータを複数本の制御ゲート 線に書き込む機能、即ち多重選択コピー機能は重要であ る。それは、メモリセルアレイの中で、ある特定のデー 夕のかたまりを移動し、メモリセルアレイの中のデータ を整理する作業はひんぱんに行われるためである。

【0011】しかし、従来のNANDセル型EEPRO Mでは、前述のように1回の書き込み動作では、データ ラッチ回路に記憶されている1ページ分のデータを1本 の選択された制御ゲート線に関するメモリセルにしか書 き込めない。このため、複数本組のメモリセルに同一デ ータを書き込むには、複数回の書き込み動作が必要とな り、多大な時間がかかる。

【0012】また、このような大容量のNANDセル型 EEPROMを出荷前にメーカで、出荷後にユーザで試 験動作させる際に、種々のパターンデータの書き込み、 読み出し、消去が繰り返される。中でも最も良く使われ るテストパターンが、チェッカボードパターン等の連続 的パターンである。そのような、連続的パターンデータ を書き込む際にも、1本の制御ゲート線毎に書き込んで いたため、メモリの試験動作に多大な時間がかかってい た。このテスト時間は、メモリを大容量化するほど増大 していくため、大容量メモリではテストにかかるコスト が問題となっていた。

【0013】上記の問題は、ANDセル型EEPRO M, DINORセル型EEPROM等の大容量メモリに 40 おいても共通である。

[0014]

【発明が解決しようとする課題】このように従来、大容 量の半導体配憶装置、特に大容量フラッシュメモリにお いては、メモリセルアレイ内のデータの管理やテストメ モリの動作試験のために、1ページ分のデータを複数組 のメモリセルに書き込む動作を順次繰り返す必要があ り、多大な時間が掛かるという問題があった。

【0015】本発明は、上記事情を考慮してなされたも ので、その目的とするところは、1ページ分のデータを 50 本の制御ゲート線と、これらの制御ゲート線により駆動

複数本の制御ゲートに同時コピー可能とした半導体配憶 装置を提供することにある。

[0016]

【課題を解決するための手段】上記課題を解決するため に本発明は、次のような構成を採用している。

【0017】即ち、本発明(請求項1)は、複数本のビ ット線と、これらのビット線と交差して配設された複数 本のワード線と、ピット線とワード線との交差位置にそ れぞれ配置されワード線により駆動されてビット線との 間でデータのやり取りを行うメモリセルと、ワード線に より選択されたメモリセルにピット線を介して書き込む データを記憶するデータラッチ回路と、ワード線を選択 するためのアドレスを一時記憶するアドレスデータラッ チ回路とを備えた半導体記憶装置であって、データラッ チ回路に記憶されたデータをピット線を介してメモリセ ルに書き込む際のモードとして、アドレスデータラッチ 回路に記憶されたアドレスに応じて1本のワード線を選 択し、該選択したワード線に接続されたメモリセルに、 データラッチ回路に配憶されたデータを書き込む通常モ ードと、アドレスデータラッチ回路に記憶されたアドレ スに応じて少なくとも2本のワード線を選択し、該選択 したワード線に接続されたメモリセルに、データラッチ 回路に配憶されたデータを同時に書き込む特殊モードと を有することを特徴とする。

【0018】また、本発明(請求項2)は、複数本のビ ット線と、これらのビット線と交差して配設された複数 本の制御ゲート線と、これらの制御ゲート線により駆動 されるメモリセルを複数個直列接続してなりその一端が ピット線に接続されたNANDセルと、制御ゲート線に より駆動されたメモリセルにピット線を介して書き込む データを記憶するデータラッチ回路と、同一NAND列 の制御ゲート線を順次駆動する選択ゲートドライバと、 NAND列を選択するためのアドレスを一時記憶するブ ロックアドレスデータラッチ回路とを具備した半導体記 憶装置であって、データラッチ回路に記憶されたデータ をピット線を介してNANDセルに書き込む際のモード として、プロックアドレスデータラッチ回路に配憶され たプロックアドレスに応じて1つの選択ゲートドライバ を選択し、該選択したゲートドライバにより制御ゲート 線が駆動されるNANDセルに、データラッチ回路に記 憶されたデータを書き込む通常モードと、プロックアド レスデータラッチ回路に記憶されたブロックアドレスに 応じて少なくとも2つの選択ゲートドライバを選択し、 該選択したゲートドライバにより制御ゲート線が駆動さ れるNANDセルに、データラッチ回路に記憶されたデ 一夕を同時に書き込む特殊モードとを有することを特徴 とする。

【0019】また、本発明(請求項3)は、複数本のピ ット線と、これらのビット線と交差して配設された複数

されるメモリセルを複数個並列接続してなりその一端が ピット線に接続されたANDセル若しくはDINORセ ルと、制御ゲート線により駆動されたメモリセルにピッ ト線を介して書き込むデータを記憶するデータラッチ回 路と、同一AND列若しくはDINOR列の制御ゲート 線を順次駆動する選択ゲートドライバと、AND列若し くはDINOR列を選択するためのアドレスを一時記憶 するプロックアドレスデータラッチ回路とを具備した半 導体記憶装置であって、データラッチ回路に記憶された データをピット線を介してANDセル若しくはDINO 10 Rセルに書き込む原のモードとして、プロックアドレス データラッチ回路に記憶されたプロックアドレスに応じ て1つの選択ゲートドライバを選択し、該選択したゲー トドライバにより制御ゲート線が駆動されるANDセル 若しくはDINORセルに、データラッチ回路に記憶さ れたデータを書き込む通常モードと、プロックアドレス データラッチ回路に記憶されたプロックアドレスに応じ て少なくとも2つの選択ゲートドライバを選択し、該選 択したゲートドライバにより制御ゲート線が駆動される ANDセル若しくはDINORセルに、データラッチ回 20 路に記憶されたデータを同時に書き込む特殊モードとを 有することを特徴とする。

【0020】また、本発明(請求項4)は、複数本のビット線と、これらのビット線と交差して配設された複数本の制御ゲート線と、これらの制御ゲート線により駆動されるメモリセルを複数個直列接続してなりその一端がピット線に接続されたNANDセルと、制御ゲート線により駆動されたメモリセルにピット線を介して書き込むデータを記憶するデータラッチ回路と、同一NAND列の制御ゲート線を駆動する選択ゲートドライバとを具備30した半導体記憶装置であって、データラッチ回路に記憶されたデータをピット線を介してNANDセルに書き込む際に、同一NAND列の制御ゲート線が任意に選択され、選択された制御ゲート線により駆動される複数個のメモリセルにデータラッチ回路に記憶されたデータを同時に書き込むことを特徴とする。

【0021】また、本発明(請求項5)は、複数本のビット線と、これらのビット線と交差して配設された複数本の制御ゲート線と、これらの制御ゲート線により駆動されるメモリセルを複数個直列接続してなりその一端がピット線に接続されたNANDセルと、制御ゲート線により駆動されたメモリセルにビット線を介して書き込むデータを記憶するデータラッチ回路と、同一NAND列の制御ゲート線を駆動する選択ゲートドライバと、NAND列を選択するためのアドレスを一時記憶するブロックアドレスデータラッチ回路とを具備した半導体記憶装置であって、データラッチ回路とを具備した半導体記憶装置であって、データラッチ回路に記憶されたデータをピット線を介してNANDセルに書き込む際のモードとして、プロックアドレスデータラッチ回路に記憶されたプロックアドレスに応じて1つの選択ゲートドライバを選50

択し、該選択したゲートドライバにより制御ゲート線が 駆動されるNANDセルに、データラッチ回路に記憶されたデータを書き込む通常モードと、プロックアドレス データラッチ回路に記憶されたブロックアドレスに応じて少なくとも2つの選択ゲートドライバを選択し、該選択したゲートドライバにより制御ゲート線が駆動されるNANDセルに、データラッチ回路に記憶されたデータを同時に書き込む特殊モードとを有し、通常モードと特殊モードとの少なくとも一方において、同一NAND列の制御ゲート線を任意に選択することを特徴とする。

【0022】ここで、本発明の望ましい実施態様としては、次のものがあげられる。

【0023】(1) データラッチ回路は、ワード線又は制御ゲート線により選択され、ピット線に読み出されたメモリセルのデータを検出するピット線センスアンプの機能と、データラッチ回路に記憶されたデータをピット線を介してメモリセルに書き込まれた否かを確認読み出しする回路の機能とを備えており、データラッチ回路に記憶されたデータをピット線を介してメモリセルに書き込む際に、アドレスデータラッチ回路に記憶されたアドレスに応じて選択された少なくとも2本以上のワード線又は制御ゲート線を、メモリセルに所望のデータが十分に書き込まれたか否かを確認読み出しする際に再度選択すること。

【0024】(2) メモリセルは、半導体基板上に電荷蓄積層と制御ゲートが積層形成され、電荷蓄積層と基板の間の電荷の授受によりデータを記憶する電気的書替え可能な不揮発性メモリセルであること。

[0025]

【作用】本発明によれば、ロウ・デコーダに付加されたアドレスデータラッチ回路(又はブロックアドレスデータラッチ回路)と1ページ分のデータを記憶するピット線に付加されたデータラッチ回路と、それらの動作を制御する周辺回路によって、メモリセルにデータラッチ回路のデータを書き込む際に、1回の書き込み動作で複数本のワード線(又は制御ゲート線)が同時に多重選択され、同一ページデータがそれらのワード線(又は制御ゲート線)に関わるメモリセルに同時にコピーされる。これにより、メモリセルアレイ内のデータの管理、即ちコピーして移動させることを短時間で行うことができる。さらに、メモリチップをテストする際にも連続的なテストパターンを短時間で容易に書き込むことができるため、テストに必要なコストを大幅に削減することが可能となり、ピットコストの低減につながる。

[0026]

【実施例】以下、本発明の実施例を図面を参照して説明 する。

【0027】(実施例1)図1は、本発明の第1の実施 例に係わる半導体記憶装置のメモリセルアレイ及び周辺 回路の構成を示すプロック図である。

【0028】複数本のピット線BL (BL1, BL2, ···, BLj, ···, BLn) と複数本のワード線WL (W L1, WL2, ..., WLi, WLi+1, ..., WLm) と が互いに直交する方向に配置され、ピット線BLとワー ド線WLの交差部には書き替え可能なメモリセルMC (MC11, MC12, …, MCm) がそれぞれ配置されて いる。ピット線BLにはデータラッチ回路DL (DL1 , DL2, …, DLj, …, DLn) が接続され、ワ ード線WLにはアドレスラッチ及びワード線ドライバ回 10 路AL (AL1, AL2, ..., ALi, ALi+1, ..., ALm) が接続されている。そして、アドレスラッチ及 ぴワード線ドライバ回路ALは、ロウ・デコーダR/D により選択されるものとなっている。なお、図中のRA はロウアドレス、CSL (CSL1, CSL2, …, C SLI, …, CSLD) はカラム選択線、I/O, /I /Oは入出力線を示している。

【0029】通常の書き込みモードは従来の技術に述べ た動作と同様であるのでここでは省略し、以下に1ペー ジ分のデータを複数本のワード線に同時コピーする特殊 20 書き込みモードについて説明する。

【0030】図2は、ワード線多重選択書き込み時の主 要信号波形タイミング図である。ワード線多重選択用ロ ウアドレスがメモリチップ内に取り込まれると、ロウ・ デコーダ回路R/Dにより、アドレスラッチ及びワード / 線ドライバ回路ALに順次記憶されていく。その後、書 き込み動作が始まると、アドレスラッチ及びワード線ド ライバ回路ALに記憶されているロウアドレスに従って ワード線WLが選択される。例えば、ワード線多重選択 用ロウアドレスして、RA2、RAi、RAmの3種の 30 アドレスがロウ・デコーダ回路R/Dを介してアドレス ラッチ及びワード線ドライバ回路ALに取り込まれる と、書き込み時に3本のワード線WL2, WLi, WL nが選択される。

【0031】データラッチ回路DL1 ~DLm には、ワ - 一ド線選択以前若しくはワード線選択後、入出力線 I/ O, / I / Oからデータが入力されている。

【0032】データラッチ回路DL1~DLnの記憶デ ータはピット線BL1 ~BLn に伝達されており、ワー ド線WL2, WLi, WLm が選択されている場合、ビ 40 ット線BL1 ~BLn のデータがメモリセルMC21~M C2n、MCil~MCin、MCml~MCmに同時に記憶さ

【0033】また、データラッチ回路DL1~DLn は、入出力線 I/O, /I/Oから入力されるデータだ けでなく、ビット線BLI ~BLn の読み出しデータが 入力されても本発明は有効である。例えば、読み出しサ イクルで、ワード線WL1 が選択され、メモリセルMC ll~MClnの配値データが、ビット線BL1 ~BLn に それぞれ読み出されている時、そのビット線BL1~B 50 の一端はドレイン側選択ゲートSGDを介してビット線

Ln のデータが、データラッチ回路DL1 ~DLn にそ れぞれ記憶される。その後、書き込みサイクルで、ワー ド線WL2, WLi, WLm が選択されると、データラ ッチ回路DL1 ~DLn に記憶されているデータが、メ モリセルMC21~MC2n、MCil~MCin、MCml~M Cmに同時に配催される。

【0034】即ち、ワード線WL1 で選択される1ペー ジ分のメモリセルのデータが、データラッチ回路DL1 ~DLn に記憶されている場合、書き込みサイクルで、 例えばワード線WL2, WLi, WLm が多重選択され ると、ワード線WLIで選択される1ページ分のメモリ セルのデータが、データラッチ回路を介して同時に、ワ ード線WL2, WLi, WLm にコピーされる。

【0035】以上までの説明においては、メモリセルと しては書き換え可能なものは全て含まれる。即ち、DR AM(ダイナミック・ランダム・アクセス・メモリ). SRAM(スタティック・ランダム・アクセス・以モ リ)のメモリセル、及び不揮発性メモリのメモリセルで も本発明は有効である。

【0036】このように本実施例によれば、書き込み時 にワード線WLを多重選択することが可能となり、同時 に複数ワード線WLに1ページ分のデータを書き込むこ とができる。このため、メモリセルアレイ内でのページ データのコピーを従来よりも高速に行うことができる。

【0037】 (実施例2) 次に、本発明をNANDセル 型EEPROMに実施した場合について、具体的に説明 する。図3、図4は、本発明の第2の実施例に係わるN ANDセル型EEPROMのメモリセルアレイ及び周辺 回路の構成を示すプロック図である。

[0038] CG (CGd1~CGd4, CGe1~CGe4, CG11~CG14, CGg1~CGg4, CGh1~CGh4, C Gi1~CGi4) は制御ゲート、SGS (SGSd, SG Se, SGSI, SGSg, SGSh, SGSI) Hy ース倒選択ゲート、SGD(SGDd , SGDe , SG Dí, SGDg, SGDh, SGDi) はドレイン側選 択ゲート、BL (BLi, BLI) はピット 線、DL(DL」,DLk ,DLl )はデータラッチ回 路、DRV (DRVd, DRVe, DRVf, DRVg , DRVh, DRVi) は制御ゲート及び選択ゲート ドライパ回路、BAL (BALd, BALe, BALf , BALg, BALh, BALi) はプロックアドレ スラッチ回路、MC(MCd4i, MCd4k, MCd4l, MCf4j, MCf4k, MCf4l, MCg4i, MCg4k, MCg4l) はメモリセル、RAはロウアドレス、CSL (CSLj, CSLk, CSLe) はカラム選択線、I /O, /I/Oは入出力線、R/Dはロウ・デコーダで ある.

【0039】この実施例では、メモリセルMCの4個が 直列接続されてNANDセルが構成され、NANDセル BLに接続され、他端はソース側選択ゲートSGSを介して例えば接地端に接続されている。ビット線BLにはデータラッチ回路DLがそれぞれ接続され、制御ゲート線にはNAND列単位で制御ゲート及び選択ゲートドライバ回路DRVが接続されている。そして、制御ゲート及び選択ゲートドライバ回路DRVは、ブロックアドレスラッチ回路BAL及びロウ・デコーダR/Dにより制御されるものとなっている。

【0040】本実施例においても通常の書き込みモードは従来装置と同様であるのでここでは省略し、以下に1ページ分のデータを複数本の制御ゲートに同時コピーする特殊書き込みモードについて説明する。

【0041】図5、図6は制御ゲート線多重選択書き込み時の主要信号波形タイミング図である。CLEはコマンド・ラッチ・イネーブル、ALEはアドレスラッチ・イネーブル、/CEはチップ・イネーブル、/WEはライト・イネーブル、/REはリード・イネーブルであり、それぞれはチップ外部から入力される制御信号である。また、Read/Busyはチップ外部にチップ内の状況を知らせるためのフラグ用信号である。

【0042】チップ外部から、制御ゲート線多重選択書き込みモード用のコマンド信号COM1が入出力ピン! /Oから、チップ内に取り込まれ、次に制御ゲート線多 重選択書き込み用ロウアドレスとして、RAd, RAI , RAg の3種のアドレスがチップ内に取り込まれる と、その内のプロックアドレスがそれぞれ、プロックア ドレスラッチ回路BALd, BALI, BALg に記憶 オカス

【0043】例えば、RAdが10ビットのアドレスの場合、上位8ビットをブロックアドレスとして、下位2ビットをNAND列用のアドレスとしてもよいし、また外部から入力されるアドレスをブロックアドレスとNAND列用アドレスと分けて、最初か最後にNAND列用アドレスを入力し、NAND列の何番目のメモリセルを選択するかのアドレス信号を制御ゲート及び選択ゲートドライバ回路に伝達してもよい。

【0044】 制御ゲート線多重選択書き込み用のロウアドレス、RAd, RAf, RAg に従い、プロックアドレス、NAND列アドレスの選択が決まると、次にデータラッチ回路DLへのデータ書き込みが行われる。図5、図6では例として、1ページの長さを256パイト+8パイト(エラー訂正用)=264パイトとしている。また、コマンド信号、アドレス、データも同じ入出力ピンから入力する場合を示しているが、それぞれを別のピンから入力してもよい。例えば、アドレスと入出力ピンを分けてもよい。

【0045】次に、書き込み開始用コマンドCOM2が チップ内に取り込まれると、チップ内の昇圧回路が働き、メモリセルMCにデータを書き込むための高電圧が 準備される。そして、例えば、ビット線BLj, BL! に関してデータを書き込み、ビット線BLkに関してはデータを書き込まず消去状態を保ちたい場合、BLj,BLlはロウ(例えばOV)に、BLkは中間電圧Vm(例えば10V)に充電される。ここで、書き込み状態の定義は、メモリセルMCのフローティングゲートに電子が注入され、メモリセルMCのトランジスタのしきい値電圧がエンハンスメントモードになっていることとし、消去状態の定義は、メモリセルのフローティングゲートから電子が抜き取られ、メモリセルMCのトランジスタのしきい値電圧がデイブレションモードになっていることとする。

【0046】次に、プロックアドレスラッチ回路BALのデータをもとに、d,f,g3種のプロックが選択され、例えばNAND列用アドレスでNAND列の4番目のメモリセルが選択されると、制御ゲートCGd4,CG [4,CGg4の3本が同時に選択され、書き込み用の高電圧Vpp、例えば20Vが印加される。

【0047】書き込みがある時刻が経過した後に終了すると、制御ゲートCGd4、CGf4、CGg4が再びロウ状 窓に戻る。また、書き込み時に選択プロック内の非選択制御ゲートCGd1~CGd3、CGf1~CGf3、CGg1~CGg3、ドレイン側の選択ゲートSGDd、SGDf、SGDg は中間電圧、例えば11Vに充電する。この中間電圧は非選択ビット線の中間電圧と同レベルでもよいが、前述のように非選択ビット線の中間電圧10Vに対して、11Vと少し高くして、ドレイン側選択ゲート及び選択プロック内の非選択制御ゲートの関い値電圧分だけを高くしてもよい。また、この書き込み時には、選択プロック内のソース側選択ゲートSGSd、SGSf、SGSg及び、その他の非選択プロック内の制御ゲート及び選択ゲートはロウ状態、OVを保つ。

【0048】また、この書き込み時 t P R O G の間、書き込みと確認読み出し(ヴェリファイ読み出し)を交互に行ってもよい。この場合、確認読み出し時にも制御ゲート線は多重選択され、書き込み時に多重選択された制御ゲート線C G d4、C G f 4、C G g 4 がロウ状態(O V)に、選択ブロック内のその他の制御ゲート及びソース側、ドレイン側の選択ゲートがハイ状態(V c c)に印加され、選択メモリセルのデータに応じて予め所定電位に予備充電されているビット線が変化し、ビット線にメモリセルのデータが読み出される。

【0049】データラッチ回路DLj, DLk, DLl はピット線センスアンプ回路を兼ねてもよい。また、確認読み出し回路も付加され、書き込み終了したセルに関しては、次のサイクルで再び書き込みが行われないように、データラッチ回路の書き込み用データを自動的に書き直すようにしてもよい。

【0050】書き込みが終了し、コマンド信号COM3がチップ内に取り込まれると、例えば、入出力ピンに書き込みが間違いなく行われたかどうかを伝える。例え

ば、I/O(1) = 0 の場合はパスで、I/O(1) = 1の 時はフェイルとする。

【0051】以上までが、各プロックに1個のプロック アドレスラッチ回路を設けた場合であるが、各制御ゲー ト線毎に、1個のアドレスラッチ回路を設けてもよい。 【0052】ここで、書込みと書込み確認読出し(ベリ ファイ読出し)を、以下に具体的に説明する。

【0053】書込み確認読出し動作は、例えば前述のよ うに制御ゲート線CGd4, CGf4, CGG4の3本が同時 に選択された場合、一定時間の書込みパルス印加後に行 10 われ、書込まれたメモリセルのしきい値が目標の値に達 したか否かを判定する。

【0054】この書込み確認読出しの判定には、各々の ビット線に設けられた書込み確認読出し回路が用いら れ、再度書込みに必要なメモリセルに接続するビット線 のセンスアンプ兼データラッチ回路には、再度書込みが 行えるようにデータが格納される。従って、書込み確認 読出し回路を用いて、再度書込みが必要なメモリセルに 関するセンスアンプ兼データラッチ回路には、それに応 じたデータが格納されるという点で、通常の読出し動作 とは異なるが、それ以外の動作は通常の読出し動作と全 て同じである。

【0055】即ち、制御ゲート線CGd4, CG[4, CG g4に関して、一定時間の書込みパルスを印加後に制御ゲ ート線CGd4,CGf4,CGg4は一時的に非選択状態に なり、次にピット線が予備充電される。次に、再び制御 ゲート線CGd4, CGf4, CGg4が選択される。しか し、このとき選択された制御ゲート線に印加される電圧 は書込み時と読出し時とは異なる。そして、例えば書込 み確認読出し動作の前に書込み動作で、ビット線BLJ 30 **, BL! に関してデータを書込み、ピット線BLk に** 関してはデータを書込まず消去状態を保ちたい場合、B Lj, BLl はロウ (例えばOV) に、BLk は中間電 圧Vm (例えば10V) に充電される。

【0056】ここで、書込み状態の定義は、メモリセル MCのフローティングゲートに電子が注入され、メモリ セルMCのトランジスタのしきい値電圧がエンハンスメ ンモードになっていることとし、消去状態の定義は、メ モリセルのフローティングゲートから電子が抜き取ら れ、メモリセルMCのトランジスタのしきい値電圧がデ 40 ィブレッションモードになっていることとする。従って この場合、図3のメモリアレイで、例えばメモリセルM Cd4j, MCf4j, MCg4j, MCd4l, MCf4l, M Cg4! は消去状態を保つ。

【0057】即ち、ピット線BL」には、メモリセルM Cd4j , MCf4j , MCg4j が、ビット線BL! には、 MCd41, MCi41, MCg41 がそれぞれ読出され、セ ンスアンプ兼データラッチ回路及びそれに接続された書 込み確認読出し回路により、判定後再度書込みが必要な ビットに関しては、そのデータがセンスアンプ兼データ 50 も放電され、VR からVssになる。

ラッチ回路DL」, DL」に格納される。従って、書込 みが行われるメモリセルM Cd4j , M Cf4j , M Cg4j の全てが書込まれるまで、また書込みが行われるメモリ

セルM Cd41 , M Cl41 , M Cg41 の全てが書込まれる まで、ビット線BLj, BL! は書込み確認読出し時に 予備充電レベルから放電され、再度書込みが必要な判定 となる。

14

【0058】そして、選択されたメモリセルのうち、例 えばM Cd4j , M Cf4j , M Cg4j の全ての書込みが終 了するまでピット線BL」に関する書込みが終了しない し、MCd41, MCl41, MCg41全ての書込みが終了 するまで、ピット線BL」に関する書込みが終了しな

【0059】以下に、書込み確認読出し動作についてよ り具体的に説明する。

【0060】図7はデータラッチ回路DLの具体的な回 路構成図、図8は主要ノードの動作タイミング図であ る。図7に示すように、データラッチ回路DLは、ビッ ト線センスアンプ回路、書込み確認読出し回路、一括検 知回路、プリチャージ回路を含んでおり、これらの回路 は、本発明と直接関係するものではなく、従来装置と同 様である。

【0061】書込み確認読出し動作が始まると、図8に 示すように、ビット線リセット信号PRSTDがVssか らVccになり、ピット線はVssにリセットされる。例え ば、書込み動作時に書込みが行われているピット線BL j , BLI はVss (OV) を保ち、消去状態を保とうと するピット線BLk は書込み禁止用の電位VM からVss にリセットされる。続いて、ピット線プリチャージ信号 PREBがVccからVssになり、ビット線例えば、BL j , Blk , Bll は、読出し用の予備充電電位VRま で充電される。

【0062】その後、選択された制御ゲート線CGd4. CGf4, CGg4はVssを保ち、同一NAND型セルプロ ックのその他の制御ゲート線CGd1~CGd3, CGf1~ CGf3, CGg1~CGg3、及びピット線コンタクト側と メモリセルソース線倒の選択ゲート線SGDd、SGD i, SGDg, SGSd, SGSf, SGSg がVssか らVccになる。この場合、これらのレベルはVccより昇 圧してもよい。これにより、書込みを行わないメモリセ ルのピット線、及び書込みが不十分なメモリセルのピッ ト線は放電されVR からVssになる。例えば、メモリセ ルM Cd4j , M Cf4j , M Cg4j に関して、書込みが十 分に行われた場合、ビット線BL」は放電されずに予備 充電電位VR を保つ。

【0063】一方、メモリセルMCd41, MCf41, M Cg41 のうちで、MCd41 の書込みが不十分であった場 合、ピット線BL! は放電され、VR からVssになる。 さらに、書込みを行わないメモリセルのピット線BLk

【0064】次いで、制御ゲート線CGd1~CGd3, C Gf1~CGf3, CGg1~CGg3、選択ゲート線SGDd , SGDf, SGDg, SGSd, SGSf, SGSg がVssに戻された後、比較制御信号CONがVssから Vccになり、センスアンプ兼データラッチ回路の書込み データと書込み確認読出し後のピット線電位とを比較す る。即ち、書込みを行うメモリセルに関しては、書込み データノードVRY (図7) がVssであるから、もしB L! のようにビット線が放電されてVssになっていれ ば、それはメモリセルMCd4l , MCf4l , MCg4l の うち、少なくとも1つのメモリセルの書込みが不十分で あり、しきい値電圧が所望の電圧以上に正方向にシフト しなかったことであるから、次の書込みサイクルでもビ ット線がVssに保たれる。そして、書込みが十分に行わ れたメモリセルMCd4j , MCf4j , MCg4j のピット 線は放電されない。

【0065】従って、次の書込みサイクルでは、このビ ット線BL」に関しては、書込みが行われない。また、 最初から書込みを行わないメモリセルMCd4k, MCf4 k, MCg4kのビット線BLKに関しては、書込みデー タノードVRYがVccであるから、ピット線BLk は再 び充電される。このとき、前書込みのサイクルで、十分 に書込みが行われたメモリセルのピット線及び最初から 書込みを行わないピット線BLj, BLk はVcc-Vtb まで充電される。Vthはトランジスタ1個(図7)のし きい値電圧である。

【0066】次いで、書込み制御信号BLCDがVssか らVccになり、ピット線の情報をセンスアンプ兼データ ラッチ回路に伝えると、即ち次の書込みサイクルで書込 みを行うメモリセルM Cd4l, M Cl4l, M Cg4l のピ 30 ット線BLIに関してのみ、書込みデータノードVRY がVssになる。そして、全ての書込みが終了したかの検 知は、一括検知回路で判定される。即ち、一括検知リセ ット信号RSTINがVssになり、書込み用の一括検知 制御信号APCONがVssからVccになると、一括検知 読出し信号SENSIに頁書込みの状況が伝達される。 即ち、もしSENSEがVccからVssに放電された場 合、書込みノードVRYが少なくとも1つVssになって いることであり、書込み動作が続行される。そして、全 ての書込みノードVRYがVccとなり、一括検知読出し 40 信号SENSEが放電されなくなったときに書込み動作 が終了する。

【0067】本実施例では、例えばメモリセルMCd4I が書込み不十分であったため、再びピット線BLlに関 して書込み動作が行われ、その後の書込み確認読出し動 作で、ピット線BL」に関しても書込みが終了したとい う判定がなされる。即ち、一括検知読出し信号SENS EがVssに放電されなくなった時点で書込みを終了して いる。

アドレスラッチ回路BAL、制御ゲート及び選択ゲート ドライパ回路DRV、メモリセルアレイMCの具体的な 回路構成図である。SGD はドレイン側の選択ゲート信 号、CG1 ~CG4 は制御ゲート信号、SGS はソース 側の選択ゲート信号、Vuss は選択ゲート印加電圧、V ppRWは書き込み時印加高電圧、ERASECB , ERASECは消 去用制御信号、BLALEP, BLALENはプロックアドレスラッ チ回路のリセット信号、PBUSBSはプロックアドレス読み 出し用の信号、RAはプロックアドレスである。

【0069】図10は、データラッチ回路DLの別の回 路構成図である。データラッチ回路DLはピット線セン スアンプ回路を兼ねており、また書き込み確認読み出し 回路も付加している。また、図3、4の実施例では、ビ ット線はデータラッチ回路DLに対して一方向の場合を 示しているが、図10に示すように、複数のピット線B Lai, B L biを有し、双方向に配設した場合でも本発明 は有効である。

【0070】このように本実施例によれば、書き込み時 に制御ゲート線CGを多重選択することが可能となり、 同時に複数ブロックの制御ゲート線CGに1ページ分の データを書き込むことができる。このため、メモリセル アレイ内でのページデータのコピーを従来よりも高速に 行うことができる。

【0071】また、本発明では、あるNAND列に書込 みを行う際に、セルソースに近い倒の制御ゲート線から 順次選択するという制限はなく、任意(ランダム)に制 御ゲート線を選択でき、それによって駆動されるメモリ セルにデータを書込むことができる。例えば、NAND プロックgにデータを書込む場合、制御ゲート線CGg 1, CGg2, CGg3, CGg4の順に選択し、メモリセル にデータを書込んでもよいし、CGg4, CGg3, CGg 2. CGg1の順に選択しても、或いはCGg4, CGg2, CGg1, CGg3の順に選択しても、いずれの場合も本発 明は有効である。

【0072】また、本発明に関して、書込み時に、消去 状態を保つために、チャネル部をフローティングにし て、制御ゲートとのカップリングによって、書込みを行 わないメモリセルのチャネル部をフローティング・ハイ にした場合でも本発明は有効であった。

【0073】なお、本発明は上述した各実施例に限定さ れるものではない。実施例では、不揮発性のメモリセル としてNANDセルを例にとり説明したが、この代わり にANDセルやDINORセルを用いることもできる。 さらに、必ずしも不揮発性メモリに限らず、DRAMに も適用することが可能である。また、図7、図9、図1 0に示した周辺回路は、これに限らず適宜変更可能であ る。その他、本発明の要旨を逸脱しない範囲で、種々変 形して実施することができる。

[0074]

【0068】図9は、ロウ・デコーダR/D、ブロック 50 【発明の効果】以上説明したように本発明によれば、ワ

ード線若しくは制御ゲート線又はブロックを選択するためのアドレスを一時記憶するアドレスデータラッチ回路又はブロックアドレスデータラッチ回路を設け、データラッチ回路に記憶されている1頁分のデータをメモリセルに書き込む際に、複数本のワード線又は制御ゲート線を同時に多重選択しているので、それらに関するメモリセルに同一データをコピーすることができる。従って、メモリセルアレイ内でのページデータのコピーを従来よりも高速に行うことができ、データ管理のしやすい半導体記憶装置を実現することが可能となる。

#### 【図面の簡単な説明】

【図1】第1の実施例に係わる半導体記憶装置のメモリセルアレイ及び周辺回路を示すプロック図。

【図2】ワード線多重選択書き込み時の主要信号波形を 示すタイミング図。


【図3】第2の実施例に係わるNANDセル型EEPR OMのメモリセルアレイ及び周辺回路を示すプロック 図。

【図4】第2の実施例に係わるNANDセル型EEPR OMのメモリセルアレイ及び周辺回路を示すプロック 図。

【図5】制御ゲート線多重選択書き込み時の主要信号波 形を示すタイミング図。

【図 6】制御ゲート線多重選択書き込み時の主要信号波 形を示すタイミング図。

[図1]



【図7】データラッチ回路の具体的な回路構成図。

【図8】主要ノードの動作タイミング図。

【図9】ロウ・デコーダ、ブロックアドレスラッチ回路、制御ゲート及び選択ゲートドライバ回路、メモリセルアレイの具体的な回路構成図。

18

【図10】データラッチ回路の別の回路構成図。

【図11】ANDセル型EEPROMのメモリセルアレイを示すプロック図。

【図12】DINORセル型EEPROMのメモリセル

10 アレイを示すプロック図。

【符号の説明】

BL…ピット線

WL…ワード線

MC…メモリセル

DL…データラッチ回路

AL…アドレスラッチ及びワード線ドライバ回路

R/D…ロウ・デコーダ

RA…ロウアドレス

CSL…カラム選択線

**20 I/O, /I/O…入出力線** 

CG…制御ゲート


SGS…ソース側選択ゲート

SGD…ドレイン側選択ゲート


DRV…制御ゲート及び選択ゲートドライバ回路

BAL…プロックアドレスラッチ回路


[図3]









# [図4]




## [図11]









【図6】




【図7】




【図8】




# [図9]



## 【図10】



## 【図12】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

F I

技術表示箇所

H01L 29/78

(72)発明者 百富 正樹 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝多摩川工場内

(72)発明者 舛岡 富士雄 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 大内 和則

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝研究開発センター内

(72)発明者 遠藤 哲郎

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内